Verilog HDL程序设计教程（第2版）

作者简介

王金明，博士，解放军陆军工程大学教授、硕士生导师。曾获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，获军队级教学成果二等奖1项；获国家发明专利授权2项，软件授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选“十一五”国家规划教材和“十二五”国家规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导学生参加全国大学生电子设计竞赛，获全国一等奖、二等奖多项。

内容简介

依据Verilog-2001和Verlog-2005语言标准,精讲语言,全面梳理, 按语言本身体系编排内容,涵盖所有常用语法规则,既适合作为必备语法资料查询,也适合有一定设计基础的读者学习提高。 ●精选设计案例,对语言规则用案例做阐释,便于基于项目和案例的教学模式的实施。 ●对语言规则用综合工具和仿真工具验证,力争准确并加深理解。 ●提供电子教学课件。可作为电子、通信、微电子、信息、电路与系统、通信与信息系统及测控技术与仪器等专业本科生和研究生的教学用书,也可供从事电路设计,FPGA和芯片开发的工程技术人员阅读参考。