Verilog HDL算法与电路设计（通信和计算机网络典型案例）/电子信息前沿技术丛书

作者简介

\"乔庐峰，博士，陆军工程大学通信工程学院教授、硕士生导师。近20年一直从事通信、网络类数字系统架构和关键算法研究，以及核心电路设计工作，多项成果以FPGA和专用集成电路形式实现并得到实际应用，积累了丰富的理论和工程实践经验。指导硕士研究生40余名，在国内外期刊、会议发表论文50余篇，被SCI、EI检索20余篇，出版教材10部，在电路技术方面申请发明专利十余项，获得省部级教学成果奖励和科技进步奖励6项。 \"

内容简介

\"（1）提供了丰富的案例，都是通信、计算机和网络领域具有一定代表性的典型数字电路，覆盖范围广，通用性较强。 （2）每个设计案例均给出了电路的应用背景、算法原理、Verilog HDL设计代码和仿真验证代码，并对典型仿真结果进行分析与说明，完备性较高，易于学习。 （3）所有代码都经过了工程实践验证，可以直接应用于数字系统的设计，可以采用FPGA或者专用集成电路进行实现，实用性强。 （4）注重将数字系统设计方法学知识融入不同类型的设计案例之中，帮助读者熟悉不同类型复杂数字系统的设计方法。 \"